立即询价 速腾聚创 4 月 21 日发布 “创世” 架构与双旗舰激光雷达芯片
发布时间：2026-04-22
一、核心背景与战略意义本次发布为速腾聚创首次系统性公开自研芯片战略演进路线与核心技术成果，标志激光雷达行业从 “机械 / 半固态硬件竞争” 正式转向芯片化、图像化、全数字化的技术新纪元。公司 CEO 邱纯潮现场提出：“数字化铸底，图像化定向，芯片定义未来。三维感知的未来，是图像化、强芯片能力、全系统价值的新时代。RoboSense 的目标是三维感知新纪元的定义者。”二、“创世”（EOCE
一、核心背景与战略意义
本次发布为速腾聚创首次系统性公开自研芯片战略演进路线与核心技术成果，标志激光雷达行业从 “机械 / 半固态硬件竞争” 正式转向芯片化、图像化、全数字化的技术新纪元。公司 CEO 邱纯潮现场提出：“数字化铸底，图像化定向，芯片定义未来。三维感知的未来，是图像化、强芯片能力、全系统价值的新时代。RoboSense 的目标是三维感知新纪元的定义者。”
二、“创世”（EOCENE）数字化 SPAD-SoC 架构详解
“创世” 是一套可快速迭代、跨领域通用的SPAD-SoC 芯片级平台，覆盖车载、机器人、工业、消费电子，支撑芯片家族化研发与量产。架构分五大核心层：
- 基础工艺层：采用28nm 车规级制程，芯片核心面积较上代缩小 40%、功耗降低 30%。
- SPAD 感光层：搭载第三代超敏 SPAD，光子探测效率达全球最高 45%，弱光感知能力大幅提升。
- 3D 堆叠层：第二代 3D 堆叠工艺，噪声表现更低、集成度更高。
- 核心计算层：配置4320 核异构计算阵列，支持每秒4950 亿次点云采样处理，带宽支撑千万级像素感知。
- 算法与安全层：硬件集成抗干扰引擎，抗阳光噪声、抗雷达对射串扰能力达 99.9%；内置ASIL B 功能安全架构，可在 - 40℃至 125℃极端车规环境稳定运行。
三、旗舰芯片 1：凤凰（Phoenix）—— 2160 线车规级主雷达芯片
定位：全球首颗单片原生集成 2160 线的车规级 SPAD-SoC，面向智能驾驶主雷达场景。
- 核心参数
- 线数 / 分辨率：2160 线，点云分辨率2160×1900（超 400 万像素摄像头细腻度）
- 探测距离：最远 600 米，可清晰识别 150 米外 13×17 厘米的物体
- 设计：单芯片 + 单光路，无多芯片拼接，结构极简、可靠性更高
- 认证：已通过AEC-Q100 车规认证
- 量产：2026 年内量产上车，已获全球多家主流车企定点
- 技术突破：彻底摆脱传统激光雷达 “多芯片拼凑高线数” 模式，实现原生高清、低噪、长距的一体化芯片方案。
四、旗舰芯片 2：孔雀（Peacock）—— 全固态大面阵补盲芯片
定位：业界首款可量产640×480 全固态面阵SPAD-SoC，面向车载补盲、近距感知、机器人、空间智能。
- 核心参数
- 分辨率：640×480（VGA 级），高密度 SPAD 面阵，无机械运动部件
- 视角：180°（水平）×135°（垂直），超广无盲区
- 精度：毫米级，最近探测距离5 厘米
- 应用：车载近距补盲、服务机器人避障、人形机器人、工业空间感知
- 量产：2026 年第三季度规模化出货
- 技术突破：将全固态大面阵 SPAD 与高性能计算核心单片集成，实现纯固态、超广视角、近距高精度的三维图像化感知。
五、行业影响与技术价值
- 代际领先：两款芯片均实现车规级量产级代际领先，打破海外厂商在高端 SPAD 芯片的垄断。
- 成本与规模：芯片化遵循摩尔定律，性能持续提升、成本快速下探，推动激光雷达大规模普及。
- 感知升级：激光雷达从 “稀疏点云” 升级为图像级三维感知，与摄像头、毫米波雷达形成更强协同，支撑高阶智驾与机器人感知需求。
相关新闻
一、发布主体与时间2026 年 5 月 15 日上午，国家信息光电子创新中心（NOEIC，武汉光谷） 正式对外宣布：成功自主研发250GHz 超宽带光子芯片，完全自主知识产权，带宽创全球同类器件最高纪录。二、核心参数与技术突破芯片规格尺寸：<1cm × 1mm（约指甲盖大小）带宽：250GHz（是当前 5G 核心芯片带宽的5 倍以上）核心材料：薄膜铌酸锂（TFLN）+ 磷化铟（
2026-05-16
量子AI 助力，半导体供应链韧性升级。几十年来，硅一直是计算机发展的主要驱动力，但摩尔定律如今已接近极限。随着对芯片速度和能效要求的不断提高，由于供应短缺和地缘政治紧张局势，供应链面临的压力前所未有。这就是人工智能和量子计算发挥作用的地方。这并非科幻小说；它们正在帮助发现新的半导体材料，并优化晶圆厂的生产计划。这可以缩短交货周期，降低风险，并打造更具韧性的供应链。对于工程师和采购团队来说，信息很简
2025-11-20
核心结论：中国首次在全球半导体领域提出自主演进定律，替代 / 补充摩尔定律，从 “拼纳米尺寸” 转向 “拼时间效率”。1）背景：摩尔定律已 “见顶”物理极限：晶体管逼近原子尺度，再缩小漏电、功耗、发热急剧恶化。成本爆炸：3nm 研发超 10 亿美元，单颗芯片制造成本数亿美元。制裁锁死：国内拿不到 EUV 光刻机，2nm/3nm 路线基本被堵死。边际收益递减：每代制程性能提升仅 10–15
2026-05-26
