立即询价 棣山科技 2nm 高端 AI GPU 研发进展
发布时间：2026-04-14
一、核心架构与设计参数
- 制程与集成：采用2nm FinFET/GAA 混合制程+Chiplet 异构集成架构，搭载自研棣山智核（DS-Core），集成1700 亿颗晶体管，芯片面积约800mm²。
- 封装技术：应用2.5D CoWoS-L 先进封装，实现高密度互连与高效散热双重优化。
- 算力性能：
- FP32 单精度算力：50 TFLOPS
- FP16 半精度算力：100 TFLOPS
- FP4 低精度算力：400 TFLOPS
- 适配 AI 大模型训练、推理等高端算力场景。
- 能效表现：能效比较上一代提升40%，典型功耗≤350W，每瓦算力达142 GFLOPS。
二、三大核心技术突破
- HBM4 高带宽内存
- 单颗容量48GB，引脚速率超11Gb/s，内存带宽3.2TB/s，较 HBM3E 提升约2.5 倍，满足大模型海量数据高速传输。
- 超低延迟片间通信
- 片间通信延迟 **<0.25ns/mm**，保障多芯片协同运算无瓶颈。
- 微流道高效热管理
- 热失控风险降低68%，芯片工作温度稳定控制在85℃以下，保障长期稳定运行。
三、生态与互联能力
- 支持NVLink 6 兼容协议，单链路带宽1.6TB/s，多芯片可无瓶颈协同。
- 兼容英伟达 CUDA 生态，同步开发配套编译器与工具链，大幅降低客户技术迁移成本。
四、当前研发攻坚重点
- 系统级验证：搭建全场景仿真测试环境，检测稳定性、兼容性与性能，排查设计漏洞。
- 时序收敛优化：针对 2nm 制程信号延迟、时序偏差难点，优化电路与布局布线。
- 量产良率提前优化：结合 2nm 工艺特性，开展良率模拟，降低后续流片与量产风险。
- 软件生态适配：推进配套软件研发，确保软硬件高效协同，为流片后场景测试与客户导入奠基。
相关新闻
芯知识｜混音播报语音芯片如何成为复杂音频应用的“智能指挥家”
在现代智能设备追求极致交互体验的浪潮下，音频功能正从单一的“播放”迈向复杂的“合成”与“调度”。传统的声音播放芯片在面对背景音乐、操作提示、环境音效等多轨音频需要同步或混合输出的场景时，往往力不从心。此时，具备强大音频处理能力的混音播报语音芯片便脱颖而出，成为高端音频应用的理想解决方案。这种芯片究竟有何独特优势？它如何重新定义设备的“嗓音”？本文将深入剖析其核心价值。一、核心突破：不止于播放，更在
2026-01-13
工信部 6 月 10 日正式印发《“人工智能 + 信息通信” 创新发展实施意见 (2026—2028 年)》，重点攻坚高端光电芯片、CPO、高速交换芯片，配套升级 400G/800G 算力骨干光网
新闻主体：工信部 6 月 10 日正式印发《“人工智能 + 信息通信” 创新发展实施意见 (2026—2028 年)》，重点攻坚高端光电芯片、CPO、高速交换芯片，配套升级 400G/800G 算力骨干光网一、政策出台背景文件依据《国务院关于深入实施 “人工智能 +” 行动的意见》制定，核心解决当前 AI 大模型、智算集群爆发带来的海量数据传输瓶颈：传统电互联带宽上限低、功耗高
2026-06-11
美国圣克拉拉 — AMD 正式对外官宣：第六代霄龙（EPYC）处理器 “Venice（威尼斯）” 已在台积电台湾 Fab 18 厂进入2nm（N2）工艺量产爬坡阶段，并计划后续扩产至台积电美国亚利桑那州 Fab 21 厂。这是全球第一颗真正进入量产的 2nm 工艺数据中心 / HPC CPU，标志着 x86 服务器芯片正式跨入 2nm 时代AMD。一、工艺与技术里程碑制程：台积电 2nm
2026-05-22
